第202章 “天枢一号”的呼之欲出(2/4)

片上数亿条逻辑路径，都能在目标时钟频率（例如cpu核心目标频率可能高达 500600hz）下稳定工作，并且留有足够的时序裕量，难度极大。

    “报告张总！gpu渲染管线中的一条关键路径，在最差工艺角下，存在 35ps 的负时序裕量！尝试了多种优化手段，效果都不理想！”一位负责gpu后端实现的工程师，盯着「盘古-时序」工具报告的红色违规信息，急得满头大汗。

    35ps！这在高速电路中，几乎是不可逾越的鸿沟！

    张伟立刻召集相关工程师进行紧急会诊。他们调取了这条路径的详细信息，发现它跨越了多个逻辑层级，并且经过了一段较长的连线。

    “能不能插入几个更高驱动能力的buffer？”有人提议。 “试过了，效果不明显，反而增加了面积和功耗。” “能不能让「盘古」p&r工具强制优化这条路径的布局，缩短连线长度？” “也试过了，但可能会影响到其他路径的时序，按下葫芦浮起瓢。”

    就在大家一筹莫展之际，一直关注着验证进展的林轩，通过视频连线给出了一个建议：“这条路径的逻辑功能是什么？能不能和前端逻辑设计的同事沟通一下，看看是否可以在rtl层面，通过插入流水线寄存器的方式，将这条长路径打断成两段或三段？虽然会增加一到两个时钟周期的延迟，但可以大幅提升吞吐量，即有效运行时钟频率。对于gpu这种并行处理单元来说，延迟的影响通常没有频率那么致命。”

    这个建议点醒了众人！他们立刻与负责gpu逻辑设计的前端工程师沟通，发现确实可以通过微调rtl代码，在不影响功能正确性的前提下，插入流水线寄存器来优化这条关键路径！

    经过快速的rtl修改、逻辑综合和重新布局布线，最终的时序报告显示，那条原本令人绝望的 35ps 违规，被成功消除！所有关键路径的时序都收敛了！

    战场二：与功耗的“斤斤计较”！

    模拟与电源管理团队，则在进行着最后的功耗签核。

    他们利用「盘古-功耗」工具，对芯片在各种典型应用场景（如待机、通话、游戏、高清视频播放）下的峰值功耗、平均功耗、以及静态漏电功耗，进行着最终的
本章还未完，请点击下一页继续阅读>>>