第86章 “启明二号”终极验证，决战0．35微米(2/5)

    “找到了！”负责da模块的工程师如释重负地喊道，立刻开始修改rtl代码，增加对这种异常状态的处理逻辑。这个bug的修复，避免了一次数百万美元的潜在损失。

    与此同时，后端团队也在进行着同样艰苦卓绝的工作。门级仿真（gate-level siution, gls）是另一道重要的关卡。它不再是基于理想化的rtl代码进行仿真，而是基于实际综合、布局布线后生成的、包含了数百万个逻辑门和真实连线延迟的网表进行仿真。这种仿真速度极慢（通常比rtl仿真慢上百倍），但却能发现那些因为物理实现引入的时序相关的逻辑错误。

    “gls发现问题！在最低工作电压、最高温度（slow-slow rner）下，音频dec输出的数据在经过某个跨时钟域（cdc）处理单元时，出现了亚稳态（tastability）导致的采样错误！”负责后仿真的工程师报告道。亚稳态是数字电路设计中的幽灵，尤其容易在异步信号交互时出现，可能导致逻辑判断错误。

    顾维钧和模拟团队、数字后端团队立刻介入分析。“增加一级同步触发器（synchronizer）！”“优化这条路径的布局，减少线延迟！”“检查时钟歪斜（clock skew）是否过大！”……又是一轮紧张的分析、修改和重新验证。

    除了功能和时序验证，物理层面的检查也同样严苛。电源网络分析（power analysis）要确保在芯片瞬时功耗最大的情况下（比如所有模块同时进行峰值运算），电源网络上的电压降（ir drop）不会过大，否则会导致逻辑门工作速度变慢甚至出错。电迁移（electroigration）分析则要确保细小的金属连线在高电流密度下不会因为金属原子的迁移而断裂，影响芯片的长期可靠性。天线效应（antenna effect）检查则是为了防止在制造过程中，巨大的金属天线（连线）在等离子刻蚀等工序中积累过多电荷，击穿与之相连的脆弱的晶体管栅极。

    每一项检查，都可能发现新的问题，都需要工程师们投入大量时间和精力去修复和重新验证。这个过程，枯燥、繁琐，却又至关重要，不容有丝毫懈怠。

    就在
本章还未完，请点击下一页继续阅读>>>