第77章 “盘古”初鸣 － p＆r 引擎的突破(2/4)
够根据电路的特点进行“智能”优化。这一点子，成为了“盘古”p&r引擎取得突破的关键。
这天下午，李志远盯着自己工作站屏幕上刚刚运行结束的一个p&r任务结果，眼睛瞪得滚圆，呼吸都变得有些急促。屏幕上显示的是一个被称为“iwls93 vp1”的标准布局布线测试电路的结果。这是一个业界公认的、规模不大但布局布线难度很高的测试案例，经常被用来检验新的p&r算法性能。
他们刚刚完成了一次关键的算法迭代——将之前分别开发的、基于“启发式模拟退火”的全局布局引擎，和一种借鉴了“蚁群算法”思想的、具有自适应拥塞预测能力的全局布线引擎，进行了更深层次的耦合与协同优化。
结果……令人难以置信！
“快看！快看这个结果！”李志远猛地站起身，激动地招呼着团队的其他核心成员。
几位同样熬得双眼通红的工程师立刻围了过来。
“总线长（total wirelength）……比我们用cadence的se（silin enseble，当时业界主流的p&r工具之一）跑出来的结果，缩短了73！”一位负责算法实现的博士工程师看着结果报告，声音都有些颤抖。在线长驱动的模式下，线长缩短意味着芯片面积可能更小，功耗也可能更低。
“关键路径延迟（critical path dey）……在时序驱动模式下，比se优化后的结果，还要快了近5！”另一位负责时序分析集成的工程师失声喊道。这意味着芯片的最高运行频率可以更高。
“而且……你们看运行时间！”李志远指着屏幕上的另一个数字，“se跑这个case用了将近45分钟，而我们的‘盘古’引擎……只用了不到25分钟！效率提升了接近一倍！”
整个eda研发中心瞬间沸腾了！
成功了！他们真的成功了！在p&r这个被巨头垄断的核心领域，他们这支“草根”团队，凭借着林轩超前的思路指导和自身的艰苦奋斗，竟然真的在关键性能指标上，超越了业界标杆！
虽然目前还只是在一个标准测试电路上取得的突破，距离能够稳定处理数百万门级别的商业芯片设计还有很长的路要
本章还未完，请点击下一页继续阅读>>>
